Cadence 推出 Maestro 领域专用 AI 模型组合

行业背景

芯片与系统设计复杂度持续攀升，通用大模型在工程场景中面临领域知识不足、输出难以验证等瓶颈。将领域专用模型与电子设计自动化（EDA）、系统设计自动化（SDA）工具深度结合，成为提升设计效率的重要路径。

核心信息

楷登电子（Cadence，NASDAQ：CDNS）宣布推出 Maestro™ AI 模型组合，为贯穿半导体和系统设计工作流程的 Cadence® AI Super Agent 提供动力。该组合涵盖多种模型规模与架构，集成领域专用的后训练大语言模型（LLM）、训练好的决策模型以及具备自我改进能力的智能体技术。

Maestro 与 Cadence AI Super Agent（包括 AuraStack™、ChipStack™、InnoStack™ 和 ViraStack™）以及 Cadence EDA 和 SDA 工具、强化学习技术打通，形成垂直整合的学习环境。Cadence 严谨的算法与确定性求解器可对照工程目标、规则及基准真值评估输出结果，为强化学习与递归改进构建闭环反馈回路。

初步设计工作流程结果显示，与通用基础模型相比，结果质量最高提升达 30%，Token 效率最高提升达 5 倍。该组合方案通过平衡 EDA 与 SDA 工具调用及 LLM 调用，在保持执行效率的同时显著降低 Token 使用量。

安全架构支持将领域专用 Maestro 模型与前沿模型及开放权重模型进行最优组合，并支持云端部署和由客户自主管控的本地部署。Cadence 与 NVIDIA 通过集成 NVIDIA OpenShell 参考架构，在智能体安全领域展开合作。

对产业链的影响

Maestro 落在芯片与系统设计环节，属于 EDA 工具链的智能化升级。对 PCB/FPC 与电子元器件行业而言，设计端效率提升将间接影响下游制造与组装环节的节奏，但该产品本身不涉及材料、制造或封装环节。Socionext 首席运营官 Hisato Yoshida 表示，将 InnoStack AI Super Agent 部署到生产设计环境，预计整体生产力最高可提升 5 倍。Silicon Labs 工程副总裁 Garima Sharda 表示，通过将 Cadence Verisium Debug 作为 ChipStack AI Super Agent 的一部分使用，工程团队在芯片流片前的低功耗验证过程中显著加快了根本原因分析和端到端调试的速度。

结语

首批 Maestro 模型将于 2026 年第四季度面向部分早期体验客户开放，其实际工程收益有待客户量产验证。

来源：电子产品世界 EEPW