当前位置：首页 > 信息快讯

PDN电压不达标？回路电感才是关键，加电容无效

行业背景：PDN设计中的常见误区

在高速PCB设计中，电源分配网络（PDN）的稳定性直接影响芯片性能。当电压轨在负载下超出容差时，工程师的第一反应通常是增加去耦电容器。然而，许多案例表明，盲目增加电容数量并不能解决问题，甚至可能毫无改善。这背后的关键因素在于回路电感，而非电容量本身。

核心信息：回路电感主导PDN阻抗

去耦电容的作用是为IC提供局部电荷储备，但电流必须完成从电容正极到IC电源引脚，再经接地引脚返回电容负极的完整回路。这个回路中的每一段导体都会贡献电感，包括电容自身的等效串联电感（ESL）、走线电感、过孔电感以及平面扩散电感。对于典型的陶瓷贴片电容，ESL约为1 nH，而一对过孔（直径8 mil，间距40 mil，高度60 mil）的回路电感就可达约1.53 nH，已超过电容自身的ESL。因此，安装路径（过孔和走线）往往在总回路电感中占主导地位。

实际电容器仅在自谐振频率以下才呈现容性。典型的0.1 μF陶瓷电容自谐振频率在10至30 MHz之间，超过该频率后，电容的阻抗随频率升高而增大，表现为感性。并联多个电容可以降低有效ESL和ESR，但每个电容的安装电感仍会累加。若单个电容的安装回路电感为2至3 nH，并联十个后，仅安装部分仍会贡献约0.2至0.3 nH的有效回路电感，再加上共享平面的扩散电感。对于几百MHz以上的频率，增加电容数量无法改变安装几何结构，因此收效甚微。

对产业链的影响：布局优化与设计工具

解决PDN问题的关键在于优化布局，而非增加电容。具体措施包括：缩短电容焊盘到过孔的走线，将过孔尽量靠近焊盘甚至采用盘中孔；将电源平面和地平面置于相邻层并减小间距，以降低扩散电感；电容应尽可能靠近IC电源引脚放置。此外，平面间的固有电容在几百MHz以上成为重要因素，其安装电感几乎为零，可通过薄介电间距（3至4 mil）的叠层设计实现显著的去耦效果。

EDA工具在此过程中发挥重要作用。例如，Sigrity X Aurora的Power Inductance Workflow可测量每个去耦电容的回路电感，帮助识别布局问题。压降工作流则显示电流密度最高位置。这些工具使工程师能够基于实际布线评估PDN性能，从而针对性地调整布局，而非更换物料清单（BOM）。