存储巨头抢购EUV，DRAM光刻转向先进节点

行业背景：DRAM光刻路线切换

过去十余年，EUV光刻机采购几乎集中于逻辑代工领域，存储厂商长期依赖193nm ArF浸没式DUV配合多重曝光。但随着DRAM向1α、1β、1γ、1c推进，这一格局被打破。头部DRAM厂商竞相下单EUV，ASML明确承认2027-2028年供给存在缺口，EUV已从“可选项”变为先进DRAM竞赛的入场券。

核心信息：EUV成为先进DRAM必需品

DRAM传统光刻体系基于193nm DUV，单次浸没式曝光分辨率约38nm，推进到20nm以下半间距需依赖自对准双重图案化（SADP）乃至四重图案化（SAQP）。长鑫科技G5平台曾用DUV加四重曝光将有源区半间距推进到11.95nm，G6平台进一步缩减单元面积30%，并首次引入晶圆级混合键合。但多重曝光代价高昂：每多一次曝光就多一层光罩、多一轮对准偏差风险、多一段生产周期，良率和产能同时承压。

EUV的13.5nm波长改变了DRAM微缩的成本函数，核心价值在于用更少工序实现同等甚至更高图形精度。EUV光刻层数随DRAM代际持续攀升：1α仅1层，1β增至3层，1c达到5层，1d预计7层。SK海力士在1c节点计划将EUV层数推到5层以上。美光1γ节点确实需要使用EUV，使得晶圆容量密度产出提升30%，速度提升15%的同时功耗降低20%以上。美光在1α和1β上刻意延缓EUV导入以DUV维持成本优势，但到1γ时微缩的物理约束已不允许继续绕行。

High-NA EUV则将这一逻辑推向更深层。0.55NA的高分辨率使单次曝光可覆盖的层数显著增加，直接削减先进制程的复杂度、缺陷率和生产周期。三星计划2028年将High-NA EUV导入DRAM量产，SK海力士同样瞄准2028年，美光已订购相关设备但尚未确定量产时间表。

对产业链的影响：设备争夺与供给缺口

三星和SK海力士的采购节奏是观察DRAM厂商EUV争夺最直接的窗口。SK海力士2026年3月披露将采购价值约11.95万亿韩元的EUV设备，交付截止日为2027年12月31日；随后又与ASML签订约20台EUV系统合同，价值约12万亿韩元，目标是将EUV保有量提升至约40台。三星为平泽P5一期洁净室向ASML和佳能合计下单约70台光刻设备，其中EUV约20台、价值超过10万亿韩元，交付与P5洁净室2027年一季度完工的节奏对齐，用于1c DRAM和HBM4产能扩张。三星目前运营约40台EUV系统，约为SK海力士的两倍。南亚科计划2027年下半年在Fab 5A开始投产后逐步导入EUV，华邦电子则预计2030年正式导入。

EUV光刻机目前只有ASML一家能够供应，ASML在2025年占据全球光刻市场94%的份额。尼康曾在EUV上投入超千亿日元推行全自研路线，最终只产出无法商用的原型机，于2018年终止EUV商业化；佳能转向纳米压印光刻（NIL），定位是EUV的补充或特定层级的替代。因此，EUV设备市场的竞争很大程度上不是供应商之间的竞争，而是客户之间对ASML有限产能配额的竞争。ASML产能扩张受制于光学系统、光源功率和精密机械供应链的长周期约束，短期无法通过资本开支瞬间拉高。

ASML官方给出的时间表并不乐观：2026年Low-NA EUV出货量约65台，较2025年的44台增长近50%；2027年计划提升约30%至80-85台，2028年正在评估再扩30%的可行性。但ASML同时明确表态，即便2027年产能提升30%、2028年再扩大30%，满足全部客户需求依然困难，2027-2028年EUV供给将出现缺口。DRAM侧的EUV需求至少来自三个叠加的增量：头部厂商1c/1d节点EUV层数从3层向5层乃至7层爬升；High-NA EUV从2028年起进入DRAM量产带来的新增设备需求；第二梯队厂商开始从零建立EUV能力。而供给侧的年度增量在2027-2028年大约在15-30台量级，这一增速大概率无法覆盖逻辑晶圆厂既有需求基本盘加上存储厂商的增量。

结语

综合判断，EUV设备供应在2027-2028年无法满足包括DRAM厂商在内的全部客户需求，是ASML官方口径下可以确认的基准情景。对于DRAM厂商而言，EUV的稀缺性不会在下一个制程节点之前消失，围绕交付排期的争夺仍将是先进存储竞争中最具决定性的前置变量之一。供需走向平衡的更现实窗口可能在2029-2030年附近，前提是ASML的两次30%扩产如期落地、High-NA产能爬坡不出现重大延迟，且逻辑晶圆厂EUV采购增速在AI算力基建第一轮集中建设后有所放缓。

来源：电子产品世界 EEPW